|
入學要求 |
具備電子電路、通信原理、半導體物理、微電子等基本知識,對CMOS模擬集成電路設計有基本的理解和掌握。 |
招生對象 |
1、微電子、電子工程、通信、計算機等相關專業背景、一年以上工作經驗的在職工程師;
2、 微電子、電子、通信、計算機等相關模擬電路設計有項目經歷的在讀研究生;
3、 一般高校相關專業的、需要項目經驗的任課教師; |
培訓目標 |
掌握模擬集成電路基本原理與實際范例,能分析和設計各類CMOS模擬集成電路,掌握CMOS模擬電路設計流程和設計方法,可獨立完成模擬電路前端設計,具備一定的實際設計經驗,成為中級模擬IC前端設計工程師。 |
班級規模及環境 |
為了保證培訓效果,增加互動環節,我們堅持小班授課,每期報名人數限3到5人,多余人員安排到下一期進行。 |
上課時間和地點 |
上課地點:【上!浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領館區1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈
近開課時間(周末班/連續班/晚班):CMOS模擬集成高級培訓班:即將開課,詳情請咨詢客服。(歡迎您垂詢,視教育質量為生命!) |
實驗設備 |
◆外地學員:代理安排食宿(需提前預定)
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
★實驗設備請點擊這兒查看★ |
師資團隊 |
【趙老師】
大規模集成電路設計專家,10多年超大規模電路設計和版圖設計經驗,精通CMOS工藝流程、
大型CMOS模擬電路和版圖設計,精通EDA設計的各種EDA工具(如:Virtuoso/Calibre/Dracula/Assura/SPICE),精通CMOS模擬集成電路和版圖設計規則并進行驗證及修改;熟練掌握Unix/Linux操作系統;熟悉有CMOS設計規則、物理設計以及芯片的生產流程與封裝;開發過多個RFID物聯網、射頻大型項目。
【王老師】
資深IC工程師,9年集成電路IC設計經驗,精通chip的規劃、數字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的版圖設計工作。
從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設計,
熟練掌握1.8V,3.3V,5V,18V,25V,40V等各種高低壓混合電路的IC設計。
【張老師】
從事數字集成電路設計10年,精通CMOS工藝流程、版圖設計和布局布線,精通VERILOG,VHDL語言,
擅長芯片前端設計和復雜項目實施的規劃管理,其領導開發的芯片已成功應用于數個國際知名芯片廠商之產品中。豐富的芯片開發經驗,對于現今主流工藝下的同步數字芯片設計技術和流程有良好把握。長期專注于內存控制器等產品的研發,擁有數顆規模超過百萬門的數字芯片成功流片經驗.
★更多師資力量請見曙海師資團隊。
|
新優惠 |
◆注意:在讀學生憑學生證,即使一個人也優惠500元。 |
質量保障 |
1、培訓過程中,如有部分內容理解不透或消化不好,可免費在以后培訓班中重聽;
2、培訓結束后免費提供一個月的技術支持,充分保證培訓后出效果;
3、培訓合格學員可享受免費推薦就業機會。 |
CMOS模擬IC集成電路設計高級培訓
|
課程簡介
本課程將介紹模擬前端設計當中模擬、驗證、優化技術和可測性設計技術,通過多個專題實驗幫助學員熟悉模擬設計流程,提升學員分析、設計、優化、測試電路的能力。本課程涵蓋模擬設計領域相關技術的核心內容,注重基礎知識和實用技巧的講解。本課程為模擬設計高端精華課程,老師將多年實踐經驗手把手教授,讓學員在真實的項目實踐環境中提升技術水平,熟練使用EDA工具,真正掌握IC設計中“漁”的手段。
課程說明
本課程講授CMOS模擬集成電路結構的分析與設計,詳細介紹在不同應用指標要求下的多種模擬電路模塊的設計,以及設計所必須考慮的問題,通過課題實踐范例和專題制作,讓學員掌握CMOS模擬集成電路的實際設計方法、實用技巧以及成熟的設計經驗。
前端設計實用技術,內容包含CMOS模擬電路工藝與器件模型分析,學習Unix/Linux操作系統及命令,前端設計常用EDA工具的安裝、調試及基本使用方法
階段 |
培訓內容 |
第一階段 |
- 1, Cadence Virtuoso EDA tool使用流程
- 2, 虛擬機的設置技巧
- 4, Linux和 Windows間數據自由共享的方法
- 5, 仿真SPICE庫介紹,.scs庫的關鍵代碼解析
- 6, 仿真模型分析
- 7, 原理圖設計流程和技巧
- 8, 庫,CELL,instance,pin,power,NMOS,PMOS的使用,與SPICE模型的結合和創建技巧
- 9, Cadence Virtuoso Spectre Spice仿真環境設置
- 10, CDS工作區環境設置技巧
- 11,電路靜態工作點仿真和設置
- 12,Cadence Virtuoso Spectre Spice Result Browser的使用
- 13,CMOS模擬電路設計和工廠工藝的結合
- 14,CMOS模擬電路設計參數公式計算并DC仿真案例
|
實驗:
- 虛擬機下的LINUX和Windows數據自由共享的設置實驗
- CDS工作環境快速設置實驗
- CMOS反相器設計公式計算實驗
- CMOS反相器設計原理圖設計整理流程和技巧使用實驗
- CMOS反相器設計DC仿真實驗
- 實驗結果Vth,Vgs,Vds等的獲取。
|
第二階段 |
- CMOS電流鏡,電流源,電壓源設計詳解和設計技巧
- CMOS比較器設計詳解、設計技巧和仿真
- CMOS模數的CELL創建方法、編輯技巧和使用
- CMOS模數的設計、開發規范
- CMOS模數混合仿真的流程和技巧
- CMOS更復雜實際設計電路設計流程(結合工廠工藝進行公式計算和仿真)
- 根據給定的電流,輸出電壓等條件結合工廠工藝進行設計的技巧。
- DC掃描參數設定
- CMOS集成電流交流小信號增益設計仿真流程和技巧
- CMOS集成電路設計與瞬態仿真分析
|
實驗:
- CMOS高效電阻負載的共源放大器設計實驗
- CMOS高效電阻負載的共源放大器結合工廠工藝和公式進行參數,DC仿真,交流小信號增益仿真
- 交流小信號增益仿真
- AC仿真實驗
- 瞬態仿真分析實驗
|
第三階段 |
- Circuit Optimizer使用技巧
- 電路設計優化器使用流程
- 怎樣用自動化的方法,把NMOS/PMOS寬、長,電阻,電容,電壓值等CMOS集成電路中出現的所有參數都考慮進去,并且給定多個控制目標的情況下快速把電路調到佳狀態。
- CMOS實際電路實際演示怎樣考慮電路中的所有參數并指定多個控制目標的情況下,快速優化CMOS集成電路到佳狀態,并求出NMOS/PMOS寬、長,電阻,電容等等元件的佳值。
- CMOS電路設計結合制造工藝各種極端情況的考慮。
- 多工藝角仿真流程,工多組藝角設置及技巧。
- 優化器仿真流程,變量設置,目標設置及設計技巧。
|
實驗:
- CMOS電路設計實驗
- CMOS實際電路多參數多控制目標電路優化及元件參數計算實驗
- 多工藝角仿真實驗
- Circuit Optimizer設計仿真實驗
|
第四階段 |
- 根據設計要求的增益和擺幅,電壓,電流等要求,完整設計一個CMOS集成電路,案例
1)高效共源放大器增益和擺幅,電壓,電流等設計要求分析
2)結合工藝進行參數公式計算
3)增益和相位裕度SPICE仿真流程和技巧
4)溫度SPICE仿真
5)輸出電壓擺幅仿真
6)AC仿真
7)噪聲仿真
6)AC仿真
7)Cadence Virtuoso Spectre Spice 噪聲仿真
2,噪聲仿真流程和技巧
1)輸入噪聲和輸出噪聲的設置
2)仿真參數的選擇
3) 注意事項
3, Parametric Analysis仿真
1) 多變量同時掃描
2) 多參數選擇
3) Cadence Virtuoso Spectre Spice Temp
4, 溫度仿真流程和技巧
1) 溫度范圍的設置
2) 注意事項
5, 復雜放大器設計詳解和設計技巧 |
實驗:
- 根據設計要求的增益和擺幅,電壓,電流等要求,完整設計一個CMOS集成電路實驗
- Cadence Virtuoso Spectre Spice增益和相位裕度仿真實驗
- Cadence Virtuoso Spectre Spice溫度仿真實驗
- Parametric Analysis仿真實驗
- Cadence Virtuoso Spectre Spice噪聲仿真實驗
|
第五階段 |
1,根據設計要求的增益和擺幅,電壓,電流等要求,完整設計一個CMOS集成電路,案例
1)高效差分器增益和擺幅,電壓,電流等設計要求分析
2)結合工藝進行參數公式計算
3)增益和相位裕度仿真流程和技巧
4)溫度仿真
5)輸出電壓擺幅仿真
6)AC仿真
7)噪聲仿真
2,數;旌显O計深入講解
3,數;旌显O計的注意技巧
4,CMOS放大器設計詳解和設計技巧
|
實驗:
- 根據設計要求的增益和擺幅,電壓,電流等要求,完整設計一個CMOS集成電路強化實驗
- 增益和相位裕度仿真實驗
- 數;旌显O計實驗
- 數;旌戏抡鎸嶒
|
第六階段 |
- CMOS運放反饋設計詳解和設計技巧
- 運放穩定性與頻率補償
- CMOS比較器設計詳解、設計技巧和仿真
- CMOS電流鏡電路分析與設計詳解、設計技巧
- 噪聲模型與分析詳解、設計技巧
- 總結
|
實驗:
|
|
|
|